Ordinateurs

PDG d’Intel : les puces auront 1 000 milliards de transistors d’ici 2030

Ce site peut gagner des commissions d’affiliation à partir des liens sur cette page. Conditions d’utilisation.

(Crédit : Intel)
Lors de la conférence HotChips 34 de cette semaine, le PDG d’Intel, Pat Gelsinger, a présenté la vision de son entreprise pour l’avenir, et l’une des pierres angulaires de cette vision est un emballage avancé combinant plusieurs puces. Ce n’est une surprise pour personne, mais cela témoigne également de l’accent mis sur ses prochains processeurs Meteor Lake basés sur des tuiles, dont la société a discuté avant le discours d’ouverture de Gelsinger. Cependant, le PDG a détaillé ses réflexions sur l’impact que cela aura sur l’industrie des semi-conducteurs dans son ensemble. L’une des principales caractéristiques, a-t-il dit, est qu’elle permettra à la loi de Moore de prospérer au cours de la prochaine décennie. Il pense que cela permettra une augmentation de 10 fois la densité des transistors d’ici 2030. Cela devrait permettre à Intel de passer à un billion de transistors sur une puce.

Le plus grand changement, selon aux commentaires de Gelsinger via The Register, s’éloigne de l’idée que les fonderies ne font que produire des plaquettes. Au lieu de cela, il voit ce service évoluer vers la fourniture d’un « système » complet pour les clients. Ce système comprend la fourniture de la plaquette avec plusieurs tuiles, un emballage avancé et un logiciel pour lier le tout. Pour décrire cette évolution, Gelsinger indique qu’il fournira System on Package, ou SOP en abrégé. Décrivant un rack dans un centre de données, Gelsinger a expliqué : « Quand je dis que le rack devient un système, le système devient un SOP avancé basé sur des puces, c’est exactement ce que nous voulons dire et comment nous le voyons évoluer ».

La vision d’Intel pour l’augmentation de la densité des transistors au cours des huit prochaines années. (Image : Intel)

Une partie de cette évolution implique la réduction des nœuds ainsi que l’empilement des matrices, dont Intel a déjà parlé. En 2024, Intel abandonnera FinFET et passera aux transistors RibbonFET gate-all-around (GAA). Ce sera son nœud 20A, car Intel abandonne la nomenclature nanométrique pour Angstroms. Dans le même temps, il introduit également PowerVIA, qui est une alimentation électrique par l’arrière. Gelsinger pense que ce changement ainsi que les avancées en matière de conditionnement ouvriront la voie à des avancées effrénées dans la densité des semi-conducteurs.

« Aujourd’hui, il y a environ 100 milliards de transistors sur un boîtier, et nous voyons clairement notre voie pour atteindre un billion de transistors d’ici la fin de la décennie », a-t-il déclaré. « Avec le ruban FET, nous avons une nouvelle structure de transistor fondamentale dans laquelle nous sommes sur le point d’entrer et qui, selon nous, continuera à évoluer jusqu’à la fin de la décennie. »

Gelsinger pense également que la technologie de mixage qu’elle utilise pour Meteor Lake est l’avenir. Cela signifie combiner différentes puces, ou tuiles, construites sur différents nœuds en fonction de ce qui est le plus efficace. À titre d’exemple, Meteor Lake combinera quatre nœuds de processus différents dans sa propre fonderie et celle de TSMC. Il construira l’interposeur de base sur son processus 22 nm et la tuile CPU sur Intel 4 (auparavant 7 nm). Pendant ce temps, TSMC créera le SoC, les E/S et le GPU sur ses propres processus N5 et N6.

« Vous pouvez dire, hé, je reçois deux chiplets d’Intel, je reçois l’un des chiplets d’une usine TSMC, peut-être les composants d’alimentation de TI, peut-être qu’il y a un composant IO provenant de Global Foundries, et bien sûr , Intel a les meilleures technologies d’emballage, donc ce sera lui qui assemblera tous ces chiplets, mais c’est peut-être aussi un autre fournisseur d’assemblage, donc nous voyons ce mélange et cette correspondance se produire », a déclaré Gelsinger.

Gelsinger a probablement raison de dire que l’emballage devient l’avantage dominant d’une fonderie par rapport à une autre. Alors que les rétrécissements de matrice deviennent moins fréquents et que les puces passent au premier plan, la façon dont ces pièces s’assemblent sera une technologie cruciale dans les années à venir. À cette fin, Gelsinger a également vanté son connecteur chiplet universel basé sur PCI Express. Il porte bien son nom, vous l’avez deviné, Universal Chiplet Interconnect Express (UCIe). Il s’agit d’un consortium dirigé par Intel qui cherche à normaliser le mélange et l’appariement des puces de diverses fonderies. Il comprend certains des plus grands noms du monde des semi-conducteurs, notamment AMD et Qualcomm. Il manque notamment Apple et Nvidia.

Reste à savoir si ce sera une stratégie gagnante pour Intel. Nous le saurons assez tôt cependant, car Intel a confirmé que Meteor Lake était sur la cible pour 2023 lors de la même conférence. Il s’agira de la première conception de puce « désagrégée » de la société, avec les tuiles susmentionnées provenant de deux fonderies différentes. Soit dit en passant, ce mélange était censé être la cause des retards supposés pour Meteor Lake, ce qui révèle une faille dans la stratégie. Si certaines tuiles sont créées sur des nœuds avancés et qu’elles ne sont pas toutes prêtes en même temps, des problèmes surviennent. Intel a démenti ces rumeurs et dit que c’est toujours dans les délais.

Maintenant lis:

Bouton retour en haut de la page