Ordinateurs

Le MIT crée des nanostructures 3D auto-assemblées, pourrait être l’avenir des puces informatiques – High-teK.ca

Ce site peut gagner des commissions d’affiliation à partir des liens sur cette page. Conditions d’utilisation.

Le MIT a mis au point un moyen de créer des nanostructures 3D complexes et auto-assemblées de fils et de jonctions. Alors que des structures auto-assemblées ont déjà été fabriquées à partir de polymères, c’est la première fois que des configurations multicouches configurables sont créées, ouvrant la voie à des puces informatiques auto-assemblées.

La science derrière ces structures 3D auto-assemblées est plutôt complexe. Fondamentalement, le MIT utilise des copolymères diblocs, qui sont de grosses molécules formées de deux polymères distincts (chacun avec des propriétés chimiques et physiques différentes). Ces copolymères forment naturellement de longs cylindres — des fils.

Copolymères diblocsLa clé de la découverte du MIT est que les scientifiques ont trouvé comment contrôler exactement l’arrangement de ces copolymères à blocs. En faisant pousser de minuscules « poteaux » de silice de 10 nm de large sur un substrat de silicium, les chercheurs peuvent contrôler les angles, les courbures, l’espacement et les jonctions des cylindres de copolymère. Une fois la grille de plots construite, la plaquette est simplement recouverte du matériau polymère, et les fils et jonctions de la puce s’auto-assemblent. Regardez la vidéo explicative du MIT ci-dessous pour plus d’informations.

Maintenant, avant que nous ne soyons trop excités, le MIT n’a pas encore utilisé cette technologie pour construire une puce informatique – mais d’ici un an, l’équipe du MIT espère construire un « dispositif électronique simple ».

La vraie raison pour laquelle tout le monde est si excité, cependant, est que les poteaux de silice peuvent être construits à l’aide d’un équipement compatible avec les usines de semi-conducteurs existantes. Théoriquement, les puces construites à l’aide de cette technique pourraient avoir une taille de fonctionnalité beaucoup plus petite que les puces 28 nm et 22 nm produites par TSMC et Intel. Alors que les FinFET ou les transistors à grille métallique à k élevé sont des dispositifs multicouches complexes qui doivent presque être construits atome par atome, avec des dizaines de processus chimiques, la méthode du MIT ne nécessite que l’érection de minuscules petits poteaux – une tâche beaucoup plus simple. En théorie, selon Caroline Ross du MIT, il devrait être possible de construire des poteaux beaucoup plus petits que 10 nm.

Psssssst :  Le nouveau métal permet aux imprimantes 3D d'aujourd'hui de fabriquer l'électronique de demain - High-teK.ca

Fabrication de structures 3D, à l'aide de copolymères diblocs

En fin de compte, ce que nous examinons est une technique qui pourrait éventuellement offrir une alternative aux processus de structuration des puces utilisés par les fabricants de semi-conducteurs. Comme nous l’avons vu dans le passé, semi-conducteurs à base de silicium atteignent leurs limites. Un grand nombre de grands noms ont soutenu le travail du MIT, y compris TSMC. Craig Hawker, professeur de chimie à l’UCSD qui n’a pas participé à la recherche, affirme que la découverte du MIT « contribue grandement à répondre aux exigences de la feuille de route technologique internationale pour les semi-conducteurs, qui appelle à une technique de nanopatterning robuste et commercialement viable. ” En bref, cette découverte semble vraiment très importante.

Lire la suite sur MIT

Bouton retour en haut de la page