Ordinateurs

Le champion des 50 cœurs d’Intel : en profondeur sur Xeon Phi – High-teK.ca

Ce site peut gagner des commissions d’affiliation à partir des liens sur cette page. Conditions d’utilisation.

Nous avons récemment eu l’occasion de nous asseoir avec Intel, de parler du prochain matériel Xeon Phi/Many Integrated Core (MIC) de la société et de discuter de la façon dont la carte est une étape essentielle sur la voie de l’informatique exascale. Intel n’est pas prêt à divulguer les spécifications techniques complètes de la carte, mais un certain nombre d’institutions scientifiques et de recherche ont publié des articles détaillant leur expérience avec Knights Ferry, le prédécesseur de Xeon Phi. Juste pour que nous soyons clairs sur la terminologie, MIC est une architecture, Knights Ferry et Knights Corner sont des implémentations spécifiques de cette architecture, et Xeon Phi est le nom de marque sous lequel KNC sera vendu.

De Larrabee à Knights Ferry

Le MIC d’Intel (prononcez « Mike ») a commencé comme un produit hybride GPU/HPC (calcul haute performance) connu sous le nom de Larrabee. Intel a officiellement annoncé Larrabee en 2007 et a rapidement affirmé que la carte inaugurerait une nouvelle ère de jeux vidéo à lancer de rayons et de performances incroyables. Intel a finalement mis de côté ses ambitions en matière de GPU une fois qu’il est devenu clair que Larrabee n’allait pas être en mesure d’égaler le matériel haut de gamme alors disponible auprès des équipes Green et Red, et a rebaptisé Larrabee en tant que partie HPC uniquement. Le nouveau design a été baptisé Knights Ferry (KNF) et Intel a commencé à l’expédier aux développeurs HPC en 2010.

GPU Larrabee

Conception originale de Larrabee

Alors, combien de Larrabee reste-t-il dans le MIC d’Intel ? Cela dépend de l’endroit où vous regardez. Tout le matériel d’affichage et la logique intégrée nécessaires pour piloter un GPU ont disparu, mais les capacités de calcul des nombres des cœurs eux-mêmes semblent en grande partie inchangées. Une différence que nous connaissons est que, tandis que Larrabee et KNF se sont concentrés sur les mathématiques à virgule flottante à simple précision, le prochain Knights Corner offrira également un solide support à double précision. Comparez le schéma fonctionnel de Larrabee, ci-dessus, avec Knights Ferry, ci-dessous.

Micro Xeon Phi d'Intel

Le schéma fonctionnel Xeon Phi MIC renommé

Une histoire de chevaliers

Parlons donc de Knights Corner/Xeon Phi. Xeon Phi accélère Knights Ferry; Intel ne donne pas encore beaucoup de détails, mais nous savons que l’architecture contiendra 50 cœurs ou plus et au moins 8 Go de RAM. Dans cet espace, la mémoire totale disponible est une caractéristique importante. Knights Ferry, avec ses 32 cœurs et un maximum de 2 Go de RAM, ne pouvait offrir que 64 Mo de RAM par cœur ; un Xeon Phi à 50 cœurs avec 8 à 16 Go de RAM offrirait entre 163 et 327 Mo par cœur.

Île Aubrey

Les Chevaliers Ferry meurent, Aubrey Isle. Selon les rumeurs, la taille de la matrice sur KNF, à 45 nm, serait d’environ 700 mm².

Il est logique de penser que le nombre de cœurs et la charge de RAM d’Intel varieront en fonction des rendements et des besoins des clients. Les clients disposant de grands ensembles de données réguliers peuvent voir une meilleure mise à l’échelle à partir d’une puce à 50 cœurs avec 16 Go de RAM, tandis que les petits ensembles de données peuvent mieux fonctionner avec une carte de 8 Go et 64 cœurs. La disposition de la matrice Aubrey Isle au cœur de Knights Ferry, illustrée ci-dessus, fait d’une puce cible à 64 cœurs une forte possibilité, avec un nombre variable de cœurs désactivés pour améliorer les rendements.

Le noyau Pentium mis à jour de Larrabee / Knight's Ferry

Le noyau global du Pentium est à gauche, le moteur vectoriel est à droite. Les schémas ne sont pas à l’échelle

Les cœurs au cœur du premier Xeon Phi d’Intel sont basés sur la révision P54C du Pentium d’origine et semblent largement inchangés par rapport à la conception qu’Intel prévoyait d’utiliser pour Larrabee. Malgré quelques querelles de Team Green, nous vous recommandons de ne pas confondre l’expression «basé sur» avec «entravé par». Intel est revenu à la microarchitecture P5 pour Larrabee parce que c’était logique de le faire – mais Knights Corner n’est pas un tas de matériel du début des années 1990 collé sur un PCB. Intel a ajouté une prise en charge 64 bits, des caches intégrés plus grands (le Pentium Classic n’a jamais eu de L2 intégré ou de L1 avec une latence de 1 cycle), un bus en anneau bidirectionnel de 512 bits qui relie l’ensemble de l’architecture ensemble, des circuits avancés de gestion de la consommation d’énergie, et 32 registres vectoriels de 512 bits. C’est ce dernier qui donne à Xeon Phi son punch ; Un Core i7 haut de gamme dispose aujourd’hui de 16 registres AVX 256 bits.

Psssssst :  Mozilla Thunderbird détrône Evolution dans Ubuntu 11.10

D’un point de vue informatique, qualifier Knights Corner de « Pentium modifié » revient à appeler le vaisseau spatial Enterprise une navette spatiale modifiée. Le noyau P54C mis à jour est mieux considéré comme un portique de lancement; c’est le cadre utilisé par Intel pour créer quelque chose de nouveau, pas le véhicule lui-même.

Est-ce que Knights Corner x86 est compatible ? Surtout – ou, peut-être plus précisément, c’est assez compatible x86. Le blog logiciel d’Intel déclare ce qui suit : « Les programmes écrits dans des langages de haut niveau (C, C++, Fortran, etc.) peuvent facilement rester portables malgré tout ISA ou ABI. [application binary interface] différences. Les efforts de programmation se concentreront sur l’exploitation du degré élevé de parallélisme grâce à la vectorisation et à la mise à l’échelle : vectorisation pour utiliser les instructions vectorielles de Knights Corner et mise à l’échelle pour utiliser plus de 50 cœurs. Cela a la familiarité d’optimiser pour utiliser un système SMP hautement parallèle basé sur des processeurs.

Il existe une poignée d’instructions x86/x86-64, dont quelques-unes assez courantes, que KNC ne prend pas en charge. La vectorisation et les instructions scalaires introduites par KNC/KNF sont également uniques – KNC ne prend pas encore en charge les SIMD traditionnels comme MMX, SSE ou AVX… pour le moment. Ce « pour le moment » est important, car il est pratiquement garanti qu’Intel procédera à la pollinisation croisée de ses jeux d’instructions à un moment donné dans le futur. La Extensions de synchronisation transactionnelle (TSX) qui devrait faire ses débuts à Haswell pourrait être extrêmement utile pour le successeur de Knights Corner.

Psssssst :  Nvidia Shield comparé et démoli : est-ce le premier et le dernier appareil Tegra 4 ? - ExtrêmeTech

Page suivante: Mais est-ce que Xeon Phi effectuer?

Bouton retour en haut de la page