Ordinateurs

IBM annonce une nouvelle avancée dans l’empilage de plaquettes 3D – High-teK.ca

Ce site peut gagner des commissions d’affiliation à partir des liens sur cette page. Conditions d’utilisation.

À ce stade, nous connaissons tous la pénurie mondiale de puces. Cela a affecté toutes les industries du monde, semble-t-il. Maintenant, IBM a mis au point une nouvelle façon de fabriquer des tranches de silicium qui, selon elle, pourrait alléger un peu la pression. Il s’est associé à Tokyo Electron (TEL) pour créer une nouvelle méthode d’empilement vertical de tranches de silicium. Bien que le nœud de recherche le plus avancé d’IBM soit actuellement de 2 nm, il n’indique pas quel processus il utilise pour cette technique. Il mentionne seulement qu’il l’utilise pour empiler des tranches de 300 mm (12 pouces).

d’IBM annonce prétend que c’est le premier du genre pour une plaquette de cette taille. L’objectif est de faire progresser la loi de Moore en simplifiant l’empilement des plaquettes. Cela permettra à IBM d’ajouter plus de transistors à un volume donné via l’empilement. Il note que, traditionnellement, l’empilement 3D n’a été utilisé que dans les «opérations haut de gamme», comme avec la mémoire à bande passante élevée (HBM). AMD l’a notamment fait aussi récemment avec le cache L3 sur son CPU Ryzen 7 5800X3D. C’était également la première société de GPU à employer HBM sur un GPU avec ses familles Fiji et Fury, en 2015.

(Image : IBM)

Le nouveau processus d’IBM est essentiellement une nouvelle façon d’assembler des tranches de silicium. L’empilement de puces traditionnel nécessite des vias traversant le silicium (TSV) entre les couches. Cela permet à l’électricité de circuler vers le haut dans la pile et aux deux couches de fonctionner en tandem. Cela nécessite que l’arrière de la couche soit aminci pour révéler les TSV pour que l’autre couche se connecte à eux. Les couches d’un empilement sont très fines, mesurant moins de 100 microns. En raison de leur fragilité, ils nécessitent une plaquette porteuse pour les supporter.

Psssssst :  AMD Ryzen 5 2400G Review : Le meilleur mélange de performances CPU et GPU que nous ayons jamais vu

Typiquement, ces plaquettes porteuses sont en verre. La plaquette de support est liée à la plaquette pour s’assurer qu’elle peut passer par la production sans être endommagée. Une fois la production terminée, le support est retiré avec un laser UV. Dans certains cas, un support de silicium peut également être utilisé, mais sa séparation de la couche nécessite une force mécanique. Cela peut être dangereux pour l’intégrité de la plaquette qu’elle est censée protéger. C’est là que la nouvelle invention d’IBM entre en jeu, car elle a trouvé un moyen de décoller deux tranches de silicium transparentes au silicium. Il y est parvenu en utilisant un laser infrarouge pour découpler les tranches.

Cela permettra à deux tranches de silicium d’être empilées sans utiliser de supports en verre. Au lieu de cela, les fabricants peuvent simplement sauter cette étape et passer directement au silicium à silicium. IBM affirme qu’en plus de simplifier le processus en ne nécessitant plus cette étape supplémentaire, il existe également d’autres avantages. À titre d’exemple, il indique que cela aidera à éliminer la compatibilité des outils et les problèmes de serrage, à introduire moins de défauts et à permettre des tests en ligne des tranches amincies. Ces avantages permettront une « production avancée de puces » selon IBM. Il dit également que sa technologie peut très bien évoluer.

IBM et TEL travaillent sur cette technologie depuis 2018, elle est donc dans la trémie depuis un petit moment. Cela pourrait être un développement crucial pour l’industrie compte tenu de l’évolution de la fabrication du silicium. Alors que la taille des nœuds se réduit à moins de 2 nm, les technologies de conditionnement et d’empilage deviendront un avantage crucial pour les entreprises qui cherchent à augmenter leurs performances lorsque « passer à un nœud plus petit » n’est plus une option.

Intel cherche déjà à commencer l’empilement 3D avancé avec Meteor Lake, en utilisant sa technologie Foveros. AMD est en avance sur le jeu sur ce front, comme mentionné précédemment. Cependant, jusqu’à présent, il n’empile que le cache L3 sur ses processeurs avec Zen 3. Cependant, il y a des rumeurs selon lesquelles il répétera cela avec Zen 4 ainsi qu’avec les produits dits Raphael-X. On ne sait toujours pas si l’empilement sera également utilisé dans ses prochains GPU RDNA3.

Psssssst :  À quoi s'attendre du Rocket Lake de 11e génération d'Intel

IBM dit avoir construit une installation d’outillage bêta à Albany, dans l’État de New York, pour travailler sur sa nouvelle technologie. À l’avenir, il élargira son travail. Son objectif est de créer à terme une pile de puces 3D complète à l’aide de cette technologie. La société affirme que cette avancée aidera à résoudre les problèmes de chaîne d’approvisionnement, tout en permettant également des avantages en termes de performances. « Nous espérons que notre travail contribuera à réduire le nombre de produits nécessaires dans la chaîne d’approvisionnement des semi-conducteurs, tout en contribuant à améliorer la puissance de traitement pour les années à venir », a-t-il déclaré.

Maintenant lis:

Bouton retour en haut de la page