Ordinateurs

Enfiler l’aiguille à l’échelle nanométrique : Applied Materials lance une nouvelle technologie d’interconnexion – High-teK.ca

Ce site peut gagner des commissions d’affiliation à partir des liens sur cette page. Conditions d’utilisation.

J’ai beaucoup écrit sur l’avenir de la conception des semi-conducteurs au cours des huit derniers mois, mais pratiquement toute notre couverture s’est concentrée sur ingénieurie des matériaux et la recherche de structures moléculaires qui évoluer plus efficacement que le CMOS conventionnel alors que nous plongeons sous le nœud de 20 nm. Les interconnexions – les minuscules fils qui relient les différentes couches de silicium à l’intérieur d’un processeur – sont quelque chose sur lequel nous n’avons pas passé beaucoup de temps à ce jour. Aujourd’hui, Applied Materials lance sa nouvelle technologie « Amber » PVD (Physical Vapor Deposition) pour les interconnexions des bâtiments.

L’une des raisons pour lesquelles l’ITRS – Feuille de route technologique internationale pour les semi-conducteurs – est si inquiétante et inquiétante est que l’industrie des semi-conducteurs est confrontée à d’énormes défis dans pratiquement tous les domaines. La technologie d’interconnexion ne fait pas exception ; L’un des problèmes qu’Applied Materials essaie de résoudre est que les approches conventionnelles de remplissage d’interconnexion ne fonctionnent plus correctement car les espaces entre les contacts sont trop petits.

Interconnexions

Au fur et à mesure que l’ouverture se rétrécit et s’approfondit, le placage conventionnel crée des espaces – des vides – dans la couche de remplissage. De tels vides sont difficiles à détecter directement, et les circuits créés avec de tels défauts peuvent initialement fonctionner comme prévu. Cependant, comme la quantité de matériau conducteur est nettement inférieure à ce qu’elle est censée être, le cuivre sur les bords chauffe plus rapidement, est soumis à une plus grande tension électrique et finit par tomber en panne. C’est un problème évident pour les fabricants d’appareils, étant donné que les puces CMOS modernes utilisent littéralement des kilomètres d’interconnexions.

Psssssst :  Un fournisseur chinois conçoit un GPU PCIe 4.0 et cible les performances de la GTX 1080

Mise à l'échelle via

Le graphique dans le coin supérieur gauche montre la longueur des vias dans un processeur, le nombre total et le nombre de vias simples (vias qui relient deux points spécifiques). Le graphique en bas à droite montre l’impact des vias défectueux sur les rendements des semi-conducteurs. À 130 nm, des niveaux de défauts élevés ont eu un impact relativement faible sur les rendements globaux. À 28 nm, des niveaux de défauts qui n’auraient pas saboté 5 % du rendement à 130 nm sont paralysants, tuant plus de 30 % d’un produit. Cela s’explique en partie par la croissance explosive du nombre de vias par produit.

L'énérgie thermique

La nouvelle méthode d’Applied Materials pour le remplissage des interconnexions consiste à déposer le matériau à froid puis à introduire de la chaleur. Ce processus de refusion tire parti de l’action capillaire, qui est définie comme « la capacité d’un liquide à s’écouler dans des espaces étroits sans l’aide de, et en opposition à des forces externes comme la gravité… Si le diamètre du tube est suffisamment petit, alors la combinaison de la tension superficielle (qui est causée par la cohésion dans le liquide) et les forces adhésives entre le liquide et le récipient agissent pour soulever le liquide.

L'action capillaire en action

L’action capillaire est la raison pour laquelle un pinceau absorbe la peinture, c’est pourquoi les serviettes en papier fonctionnent, et dans ce cas, c’est ainsi qu’Applied Materials peut construire des interconnexions sans vide aux tailles nécessaires sans repenser radicalement le processus de fabrication. Ce n’est pas la solution parfaitement évolutive et indéfiniment applicable que tout le monde aimerait trouver – l’absence générale de telles solutions est un thème dans notre couverture de la fabrication de semi-conducteurs – mais elle repousse les limites tandis que les nanofils, les entrefers, nanotubes de carboneet interconnexions optiques (à la fois inter- et intra-puce) sont tous en cours de recherche. AppMat suggère que cette approche évoluera bien dans les nœuds de processus 1Xnm, à ce moment-là, des problèmes dans d’autres domaines peuvent avoir rendu le problème d’interconnexion trivial malgré tout.

Psssssst :  Intel paie VIA 125 millions de dollars pour l'équipe de conception x86 de Centaur Technology

Image originale publiée avec l'aimable autorisation de Wikipédia

Les perspectives à long terme de l’ITRS sont plutôt sombres. « Il est clair que si les performances des transistors s’améliorent intrinsèquement avec la mise à l’échelle géométrique, les performances d’interconnexion ne le sont pas. Cela implique qu’à moins que des solutions d’interconnexion révolutionnaires ne soient trouvées, les interconnexions limiteront de plus en plus les performances et l’efficacité énergétique des nouveaux produits. À l’avenir, une vision cohérente des interconnexions mondiales et locales se heurte à de nombreux défis et à peu de solutions potentielles.

Pour l’instant, l’avantage du nouveau système PVD « Amber » est qu’il repousse le délai ITRS pour « Aucune solution connue » à divers problèmes d’interconnexion jusqu’en 2019 par opposition à 2016. Espérons que les trois années de recherche supplémentaires suffiront. trouver des solutions différentes ou matériaux alternatifs.

En savoir plus sur les matériaux appliqués et la quête au-delà de 22 nm

Bouton retour en haut de la page