Ordinateurs

Au-delà du 7nm et du silicium : les premières tranches CMOS III-V sortent des lignes de production – High-teK.ca

Ce site peut gagner des commissions d’affiliation à partir des liens sur cette page. Conditions d’utilisation.

Imec, peut-être le plus grand centre de recherche sur les semi-conducteurs au monde, a créé les premiers transistors CMOS III-V monolithiques sur des tranches de silicium de 300 mm. Avec les transistors actuels à base de silicium atteignant un mur à environ 14 nm, cette réalisation est probablement la plus grande étape vers la réduction du CMOS à 7 nm et moins.

Comme nous l’avons vu dans le passé, les semi-conducteurs III-V (alliages fabriqués à partir de métaux des anciens groupes III et V) sont connus depuis longtemps comme un remplacement potentiel du silicium dans les transistors CMOS. Les semi-conducteurs III-V, tels que l’arséniure d’indium et de gallium (InGaAs), ont une mobilité électronique beaucoup plus élevée que le silicium et peuvent donc être transformés en transistors plus rapides, plus petits et de moindre puissance. Les semi-conducteurs composés, comme on les appelle, sont déjà utilisés dans des environnements hautes performances – tels que les émetteurs-récepteurs radio militaires – mais ils n’ont jamais fait le saut vers les produits de consommation, en raison du coût de production, de la densité des défauts et d’autres facteurs.

Le FinFET III-V d'Imec et un graphique montrant ses performances

Le FinFET III-V d’Imec et un graphique montrant ses performances

Maintenant, semble-t-il, Imec a réussi à utiliser un processus CMOS actuel et à la pointe de la technologie pour produire des FinFET III-V sur des tranches de silicium de 300 mm. C’est excitant, car il semble que le processus III-V d’Imec soit compatible avec les techniques actuelles de fabrication de puces informatiques. À ce stade, il est important de noter qu’Imec est partenaire de presque tous les grands acteurs de l’industrie CMOS, notamment Intel, TSMC, GlobalFoundries, Samsung, Micron et SK Hynix. L’idée de base est qu’Imec, avec les ressources de ses partenaires, s’efforce de résoudre les problèmes majeurs – CMOS inférieur à 22 nm, lithographie ultraviolette extrêmeetc. — puis cette recherche revient aux partenaires.

Psssssst :  La tempête solaire de 2012 qui a failli nous renvoyer à un âge de pierre post-apocalyptique - High-teK.ca

Pour créer les FinFET III-V, Imec a commencé avec une tranche de silicium conventionnelle de 300 mm recouverte de FinFET avec des ailettes en silicium. Les processus FinFET actuels, tels que les 22 nm et 14 nm d’Intel ou le 16 nm de TSMC, utilisent du silicium comme ailette. Le problème est que les ailettes en silicium ne peuvent être rendues que si fines, ce qui affecte finalement la taille du transistor. Les semi-conducteurs III-V, en raison de leurs meilleures propriétés électriques, peuvent être beaucoup plus minces. Nous n’avons pas beaucoup de détails, mais Imec dit que son procédé remplace ces ailettes en silicium par de l’arséniure d’indium et de gallium (InGaAs) et du phosphure d’indium (InP). Apparemment, les FinFET III-V résultants montrent « d’excellentes performances ».

En ce qui concerne les transistors plus petits et plus rapides, malgré toutes les histoires de graphène et de nanotubes qui font la une des journaux, il y a seulement trois options pour les cinq à dix prochaines années: Germanium (mobilité électronique élevée), oxydes métalliques complexes et semi-conducteurs III-V. Avec cette avance, il semble que III-V ait pris les devants. Si Imec et ses partenaires parviennent à commercialiser son procédé III-V, celui-ci pourrait arriver au moment même où le silicium s’essouffle dans les prochaines années.

Maintenant lis: Au-delà de 22 nm : Applied Materials, le héros méconnu de la Silicon Valley

Bouton retour en haut de la page